ModelSim se 是业界最优秀的HDL语言仿真软件，该软件采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，速度快，是FPGA/ASIC设计的首选仿真软件。
modelsim 安装与破解
1、首先将winwin7分享的压缩包文件下载解压出来，双击打开：modelsim-win64-2019.2-se.exe 开始装主程序；
2、这一步不要安装Key Driver，如下图所示，选择“否”；
3、软件成功安装后，先不运行软件，打开patch破解文件夹，将MentorKG.exe、MGLS.DLL和patch_dll.bat复制到安装目录下的win64文件夹中；默认路径【C:\modeltech64_2019.2\win64】
4、然后我们运行patch_dll.bat，将生成的许可证另存为LICENSE.TXT，推荐保存到软件安装目录下；
5、添加创建系统环境变量：
变量名：LM_LICENSE_FILE
变量值：LICENSE.TXT的路径。
modelsim优势
特点：RTL和门级优化，本地编译结构，编译仿真速度快，跨平台跨版本仿真；
特点：单内核VHDL和Verilog混合仿真；
特点：源代码模版和助手，项目管理；
特点：集成了性能分析、波形比较、代码覆盖、数据流ChaseX、Signal Spy、虚拟对象Virtual Object、Memory窗口、Assertion窗口、源码窗口显示信号值、信号条件断点等众多调试功能；
特点：C和Tcl/Tk接口，C调试；
特点：对SystemC的直接支持，和HDL任意混合；
特点：支持SystemVerilog的设计功能；
特点：对系统级描述语言的最全面支持，SystemVerilog，SystemC，PSL；
特点：ASIC Sign off。
特点：可以单独或同时进行行为（behavioral）、RTL级、和门级（gate-level）的代码。
modelsim 功能
一、高級代码覆盖率
ModelSim的高級编码覆盖功能和便捷性减少了运用这一珍贵认证資源的阻碍。
ModelSim高級编码覆盖功能为系统验证提供了有使用价值的指标值。全部覆盖信息内容都储存在统一覆盖数据库查询（UCDB）中，该数据库查询用以搜集和管理方法高效率数据库查询中的全部覆盖信息内容。能够 应用剖析代码覆盖率数据信息的覆盖实用程序，比如合拼和检测排行。覆盖結果能够 互动式查询，仿真模拟后或数次仿真模拟运作合拼后查询。编码覆盖量度能够 按案例或设计方案企业汇报，进而提供管理方法覆盖数据信息的协调能力。
二、混和HDL模拟仿真
ModelSim将模拟仿真特性和容积与仿真模拟好几个控制模块和系统软件及其完成ASIC门级別签核需要的编码覆盖和调试功能紧密结合。全方位适用Verilog，SystemVerilogforDesign，VHDL和SystemC为单語言和多語言设计方案认证环境提供了牢靠的基本。ModelSim便于应用且统一的调试和模拟仿真环境为现如今的FPGA设计方案工作人员提供了她们持续提高的高級功能及其使她们的工作中高效率的环境。
三、合理的调试环境
ModelSim调试环境为Verilog，VHDL和SystemC提供了普遍的形象化功能，使其变成ASIC和FPGA设计方案的优选。
ModelSim根据智能化设计的调试环境简单化了发觉设计方案缺点的全过程。ModelSim调试环境合理地显示信息设计方案数据信息，便于剖析和调试全部語言。
ModelSim容许在储存結果的模拟仿真后及其即时模拟仿真运作期内应用很多调试和剖析功能。比如，coverage查看器应用代码覆盖率結果剖析和注解源码，包含FSM情况和变换，句子，关系式，支系和转换覆盖率。
数据信号值能够 在源对话框中注解并在波型查看器中查询，根据目标以及申明中间及其浏览文档中间的网页链接导航栏简单化调试导航栏。
能够 在目录和波型对话框中剖析市场竞争标准，增减和事件主题活动。能够 轻轻松松界定客户界定的枚举值，便于迅速地掌握仿真模拟結果。以便提升调试高效率，ModelSim还具备图型和文字数据流分析功能。
ModelSim与Mentor的旗舰级手机模拟器Questa共享资源一个相互的前端开发和操作界面。那样，假如顾客必须高些的特性并适用高級认证功能，则能够 轻松升级到Questa。
